(54) METHOD FOR SWITCHING CONTROLLER IN DECENTRALIZED SYSTEM

(11) 63-303435 (A)

(43) 12.12.1988 (19) JP


(21) Appl. No. 62-138105 (22) 3.6.1987


(71) HITACHI LTD(1) (72) KENJI GUNJI

(51) Int. Cl⁴. G06F11/20,G06F15/16

PURPOSE: To automatically switch a faulty controller to another controller without using any controller for management, by providing plural sets of standby controllers.

CONSTITUTION: A controller group II is composed of plural sets of controllers 3-1-3-n. A standby controller group III is composed of plural standby controllers 4-1-4-m. Each controller is connected with another by means of time division transmitters 2-1-2-(n+m). The standby controllers have the same constitution as the controllers. A controller function section IV carries out ordinary operations of the controllers. A standby controller function section V carries out operations when one of the controllers becomes a standby machine. The two function sections can be switched to each other by means of a switch 27. When the power supply to the controllers is made and at the initial time of the controllers themselves, the switch 27 is set to the B side as an initial state and the controllers 4-1-4-m function as standby controllers.





a: (initial value is set from outside). b: (set from outside)

(54) PROGRAM DEVELOPING DEVICE

(11) 63-303436 (A) (43) 12.12.1988 (19) JP


(21) Appl. No. 62-139147 (22) 2.6.1987

(71) NEC CORP (72) TOSHIHIRO NOMA(1)

(51) Int. Cl4. G06F11/22

PURPOSE: To prevent a mistake in a program, by providing a means which forcibly sets different values at every reset against a register that is not initialized by means of a reset signal in a microcomputer for developing program.

CONSTITUTION: When a resetting instruction 7 is outputted from a supervisor 3 in a circuit emulator (ICE) 1, the resetting instruction 7 is simultaneously transmitted to a microcomputer 4 and random number generating circuit 9. The random number signal 10 of the circuit 9 is written in a register which cannot be reset in the computer 4. When the above-mentioned operations are carried, different values can respectively be set in registers which cannot be reset at every resetting operation.



user's target system,
signal inputting outputting system,
input-output signal

(54) DEVICE FOR EVALUATING MICROCOMPUTER

(11) 63-303437 (A)

(43) 12.12.1988 (19) JP


(21) Appl. No. 62-140234 (22) 3.6.1987

(71) NEC CORP (72) KAZUTOSHI YOSHIZAWA

(51) Int. Cl4. G06F11/22

PURPOSE: To easily witch to a subsystem lock for making low-voltage operations, by providing an operating speed designating register, in which the same content as that written in an operating speed designating register in a CPU emulator is written, inside a peripheral emulator.

CONSTITUTION: A dividing circuit 203 in a peripheral emulator 200 is a dividing circuit which frequency-divides the output of a subsystem oscillator circuit 202 and outputs one of frequency-divided outputs $206 \sim 208$ after the one is selected by means of a selection circuit 205 in accordance with the designation of an operating speed designating register 204, in which the same content as that written in an operating speed designating register 104 in a CPU emulator 100 is written.



101: system clock oscillating circuit, 102: dividing circuit, 103: CPU clock selecting circuit, 105: CPU clock generating circuit, 150: control signal, 151: memory address bus, 152: data bus, 201: main system clock oscillating circuit, 204: system clock switching flag, 210: system clock selecting circuit, a: internal clock, b: CPU clock

This Page Blank (uspto)

⑩日本国特許庁(JP)

取特許出額公開

⑫ 公 開 特 許 公 報 (A)

昭63-303437

⑤Int Cl.⁴

識別記号

厅内整理香号

到公開 昭和63年(1988)12月12日

G 06 F 11/22

3 4 0

A - 7368 - 5B

審査請求 未請求 発明の数 1 (全4頁)

②発明の名称

マイクロコンピュータ評価装置

②特 顋 昭62-140234

⊕出 顋 昭62(1987)6月3日

母 明 者

吉 泽

和俊

東京都港区芝5丁目33番1号 日本電気株式会社内

①出 願 人

日本電気株式会社

東京都港区芝5丁目33番1号

念代 理 人 并理士 内 原 晋

明 細 書

L 発明の名称

マイクロコンピュータ評価装蔵

2 特許請求の範囲

CPUの動作速度を複数段階に切換える機能を有し、かつメインンステムクロックとサブシステムクロックとサブシステムクロックとの2系統のクロックで動作可能な、イクロコンピュータのCPU工ミュレーション用果機回路と、かの記して、かりのコンピュータの開発を設定した。 のこうには、のの記録を発信する。 のには、サブンスを関いるのには、サブンスを関いるのには、サブンスを関いるのには、サブンスを関いる。 サブンスを関いるのには、サブンスを関いるのには、サブンスを関いるのには、サブンスを関いまた。 かいには、前に動作速度指定レジスタにより指定を表した。 前に動作速度指定レジスタによりには、かいには、前に動作速度を表した。

CPU 動作速度に対する比が反比例するこうた分 周出力を前記分周回路から取り出す回路、かよび メインシステムクロックと削記分周出力のうち一 方をシステムクロックとして選択するシステムクロック ロック選択回路とを有し、前記システムクロック 選択回路で選択した出力を前記CPUニミュレー ション用果機回路のシステムクロックとして用い ることを再放とするマイクロコンピュータ評価会

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はマイクロコンピュータ評価装置に関し、 特に2系統のシステムクロック発張回路を有し、 かつCPUの動作退度を複数設備に引換える機能 を有するマイクロコンピュータを評価(エミュレーション)するためのマイクロコンピュータエミュレーション装置に関する。

〔従来の技術〕

CPUの動作速度を複数段階に切換え可能だ共

通のCPU アーキテクチャを有し、かつ周辺機能の一部が異なる一連のマイクロコンピュータをエミュレーションする方法として、CPU機能をエミュレートする木めのCPUエミュレータと特定のマイクロコンピュータの周辺機能をエミュレートする木めの周辺エミュレータとを独立に設け、これらを接続してマイクロコンピュータをエミュレーションする方法がある。

第2回に、メインシステムクロック系張回路とサブシステムクロック発展回路を有するマイクロコンピュータをエミュレーションするためのCPUエミュレータと間辺エミュレータの使来の構取図を示す。CPUエミュレータ100 ロシステムクロック発展回路101、分周回路102、CPUクロック選択回路103 および動作速度指定レジスタ104を有し、砂辺信号パス150、メモリアドレスパス151 かよびデータパス152 を介して周辺エミュレータ200 と接続されている。2 系統のシステムクロック発展回路をもたないマイクロコンピュータの場合にはCPUエミュレータ100の発展端子

クを作取する。システムクロック発表回路101の 出力のシステムクロック間反数を1とすると、例 えばCPUクロック選択回路103へは、出力106 として1、出力107として1/2、出力108と して1/16 といった共なる程類の動作クロック の中から1 つを選択してCPUクロックとするこ とができる。

周辺エミュレータ200の発掘器子205.206 には高周波のメインシステムクロック発掘子、例えば 4 MHz の発展子を接続し、メインシステムクロック発掘回路201 エリ 4 MHz のクロックを出力する。一方、発展器子207.208 には低周板のサプシステムクロック発電子、例えば32768 KHz の発展子を接続し、サプシステムクロック を出力する。CPUエミュレータ100がデータバス152 セ介してシステムクロック到換フラグ204の内容を誓き換えることにエリ、システムクロック発掘回路203 はメインシステムクロック発掘回路201 の出力人はサプシステムクロック発掘回路202 の

109 及び110に水晶振動子等の発温子を設能す ることによりシステムクロック角提回路101によ リンステムクロックを発生することができる。2 系統のシステムクロック発張回路を有するマイク ココンピュータの場合には周辺エミュレータ200 内に、メインシステムクロック発在回路201、サ プシステムクロック発接回路 202 を内はし、シ ステムクロック切換フラグ204の箔定に基いて、 一方のクロックをシステムクロック選択国民 203 で選択し、システムクロック出力端子209 よ9出 カ丁るこうになっている。 このクロックは CPUニ ミュレータ100の発張端子109に入力され、CPU エミュレータ100は発振端子109に入力された クロックをシステムクロックとして内部に供給す るととがてきる。 CPUエミュレータ100はシス テムクロック発品回路101の出力106义に分割 回路 102 で分周した 2 博類の分周出力 107 及び 108のうち、動作速度レジスタ104で指定され た出刀をCPU クロック選択国路 103 で選択して CPUクロック発生回路 105 に与え、CPUクロッ

出力のいずれかを選択してシステムクロック発点 端子209を介して出力し、CPUエミュレータ 100 にシステムクロックを供合し、そのクロッ クに巻いてCPUエミュレータ100は物作する。

[発明が解決しようとする問題点]

作送度が高速モードで動作可能を複雑を圧でない とサブシステムクロックに切換えられないという 制設があった。

本発明はCPUの動作適度とは無関係にメイン システムクロックからサブシステムクロックへの 切換えを可能とするマイクロコンピューメエミュー レーション表徴を提供することを目的とする。

[問題点を解決するための手段]

本発明のマイクロコンピュータエミュレーション会置行、CPUエミュレータと関型エミュレータと関型エミュレータが、メインンステムクロック発投回路、サブンステムクロックを分別で、カーック発放回路、サブンステムクロックを分別では受けるよりでは、カーンの関係では、ないのでは、カーンのとのでは、カーンのとしては、アークロックとしては、アークロックとのでは、アークロックとのでは、アークロックとのでは、アークロックとのでは、アークロックとでである。

决定する。例えば a 1 = 2、 a 2 = 16 の場合には 出力 206 ~ 208 はそれぞれ 16 fs , 2 fs , fs となる。

動作速度指定レジスタ 204 には動作速度指定レ ジスタ104 と同一の内容がデータバス152を介 して書き込まれ、出力106即ち周波数1を選択 する内容のときは出力 208、即ち周波 数 fa を逃 択し、出力107即ち周波数1/2 を選択する内容 のときは出力207即ち間成数21gを選択し、出 刀108即ち間波収1/16を選択する内容のとき は出力 206 即ち間皮収16fg を選択するという ェうに CPU の動作速度指定に 対し反比例した分 尚出力を選択するよう選択回路205を構成する。 従って、動作速度指定レジスタ104によって周 波数出力 106~108 のいずれの出力が選択され ている場合においても、システムクロック選択回 路 210 でメインシステムクロックからサプシス テムクロックに切換えた時はCPUクロック選択 回路103の出刀周波数は常に一定の1。となり 本来選択しようとする一定のサブシステムクロッ

[突起列]

次に、本第明について臨血をお照して説明する。 第1四は本発明の一実語例のプロック図である。

CPUエミュレータ100の構成は第2図に示す 使深と全く同一でよい。また、周辺エミュレータ 200の内部回路のうち201,204 はCPUエミュレータと同一である。分間回路203 はサブシステム発設回路202 の出力を分割する分局回路 で、分間出力206~208のうち1 出力を動作選 変指定レジスタ104 と回線の内容が改定される 動作速度指定レジスタ204 の指定により過程回路205 で選択して出力する。

第2図で示したメインシステムクロックが in、サブシステムクロック発展出力が is であり、システムクロック到換回路出力を is CPU クロック選択回路への入力 106 が f、入力 107 が i/ni、入力 108 が i/n is である場合には、分局回 ※ 203の分局出力 206 が n i fs、出力 207 が n i fs、出力 208 が is となるように発産端子 207,208に接続する発掘子と分周回路の 変数 (分局比)を

ク出力をCPUクロックとすることができる。

例えば、メインシステムクロック周波数を 4 MFIz 目的とするサプシステムクロックを 3 2 7 6 8 KHz とすると、発振端子 2 1 3 , 2 1 4 には 4 1 9 4 3 0 4 MHz の発張子を接続させることができ、分周回路 2 0 3 の分局出力 2 0 6 を 1 6 × 3 2 7 6 8 KHz (= 4.1 9 4 3 0 4 / 2³)、分周出力 2 0 7 を 2 × 3 2 768 KHz (= 4.1 9 4 3 0 4 / 2³)、分周出力 2 0 7 を 2 × 3 2 768 KHz (= 4.1 9 4 3 0 4 / 2⁴)、分周出力 2 0 8 を 3 2 7 6 8 KHz となるように分尚出力をとり出して選択回路 2 0 5 に入力すれば、サプシステムクロックとしては常に 1g = 3 2 7 6 8 KHz が C P U クロック 選択回路 1 0 3 より出力されることになる。

〔 発明の効果〕

以上説明したように本名明は、CPUエミュレータに接続される周辺エミュレータの内部にCPUエミュレータ内の動作速度指定レジスタと同一内容が書込まれる動作速度指定レジスタを設け、また周辺エミュレータに本来のサブシステムクロック発送の発送子をサプシステムクロック発送用準子に接続し、その出力を分周回話により分詞

して、CPUの動作速受行定に反比例するように、即ちCPUエミュレータがサブシステムクロックに切換えた場合にCPUクロックが常に一定となるように複数の分周出力から1出力を選択してCPUエミュレータに出力することにより、CPU動作速度指定の内容がいずれの腹の場合にもメインシステムクロックからサブシステムクロックへの切換えが容易に実現できる


4. 四面の画単な説明


という受れた効果が得られる。

第1 図は本発明の一英語列とがすプロック図、 第2 図は従来のプロック図である。

100……CPUニミュレータ、101……システムクロック発送国路、102……分雨回路、103 ……CPUクロック選択回路、104……動作速度 指定レジスタ、105……CPUクロック発生回路、 109,110……発展場子、150……胡倜信号、 151……メモリアドレスパス、152……データ バス、200 ……周辺エミュレータ、201 ……メインシステムクロック発展回路、202 ……サブシステムクロック発展回路、203 ……分間回路、204 ……動作速度指定レジスタ、205 ……当沢回路、206 ~ 208 ……分周出刀、209 ……システムクロック切換フラグ、210 ……システムクロック選択回路、211~214 ……発量端子。

代理人 并建士 内 原 替





第2图(征来例)